

Répondez dans le cahier de réponses.

Question #1 - 10%

Quel gain de performance un processeur multi-core pourrait-il apporter à une application single-thread lors de son exécution?

Question #2 - 10%

Comment le multi-core parvient-il à atténuer certains des problèmes de dissipation de la chaleur dans une puce?

Question #3 - 10%

À quoi sert le bit de validité de la page table? Dans quel contexte la valeur de ce bit change-t-elle?

Question #4 - 10%

Lors de l'écriture d'une donnée sur un disque dur, si la donnée n'est pas dans la cache interne du disque dur, comment le contrôleur du disque gère ce cas?

Question #5 - 10%

Quel est le fonctionnement et l'utilité d'une hiérarchie de mémoire?

Question #6 - 10%

Décrivez ce qui est fait dans chacune des 5 étapes du processeur avec pipeline sans gestion des aléas (Annexe A).

Question #7 - 10%

Comment est-il possible d'avoir 4 fois plus de pages virtuelles que de pages physiques sachant que les adresses virtuelles sont encodées sur 32 bits?

Question #8 - 10%

Quelle est la différence entre un « miss » de cache et un « page fault »? De plus, dans quel contexte surviennent ces événements?

Question #9 - 10%

Comment le processeur avec pipeline arrive-t-il à insérer une instruction « nop » dans le pipeline sans perdre d'instruction? (Annexe B)

Question #10 - 10%

Dans quel scénario est-il nécessaire d'insérer une instruction « nop » dans le pipeline? (Note : On parle bien de l'insertion d'une bulle et non pas du remplacement d'une instruction par un nop.)